2024
Conference papers
- titre
- SplitMS: Split Modulo-Scheduling for Accelerating Loops Onto CGRAs
- auteur
- Christie Sajitha Sajan, Kevin J M Martin, Satyajit Das, Philippe Coussy
- article
- 2024 27th Euromicro Conference on Digital System Design (DSD), Aug 2024, Paris, France. pp.242 - 249, ⟨10.1109/dsd64264.2024.00040⟩
- Accès au texte intégral et bibtex
-
- titre
- Error Correction Codes, from Communication to Cryptography... Two sides of one chip
- auteur
- Cyrille Chavet, Bertrand Le Gal, Philippe Coussy, Mael Tourres, Syed Fahimuddin Alavi
- article
- Conférence annuelle GdR Sécurité Informatique, GdR SI, Jun 2024, Rennes - IRISA, France
- Accès au bibtex
-
- titre
- Standalone Nested Loop Acceleration on CGRAs for Signal Processing Applications
- auteur
- Chilankamol Sunny, Satyajit Das, Kevin J M Martin, Philippe Coussy
- article
- DASIP 2024: Workshop on Design and Architectures for Signal and Image Processing, Jan 2024, Munich, Germany
- Accès au texte intégral et bibtex
-
2022
Journal articles
- titre
- Energy Efficient Hardware Loop Based Optimization for CGRAs
- auteur
- Chilankamol Sunny, Satyajit Das, Kevin J M Martin, Philippe Coussy
- article
- Journal of Signal Processing Systems, In press, ⟨10.1007/s11265-022-01760-9⟩
- Accès au texte intégral et bibtex
-
Book sections
- titre
- Protecting Behavioral IPs During Design Time: Key-Based Obfuscation Techniques for HLS in the Cloud
- auteur
- Hannah Badier, Jean-Christophe Le Lann, Philippe Coussy, Gogniat Guy
- article
- Behavioral Synthesis for Hardware Security, Springer International Publishing; Springer International Publishing, pp.71-93, 2022, ⟨10.1007/978-3-030-78841-4_5⟩
- Accès au bibtex
-
2021
Journal articles
- titre
- Floating Point CGRA based Ultra-Low Power DSP Accelerator
- auteur
- Rohit Prasad, Satyajit Das, Kevin Martin, Philippe Coussy
- article
- Journal of Signal Processing Systems, 2021, ⟨10.1007/s11265-020-01630-2⟩
- Accès au bibtex
-
Conference papers
- titre
- Architecture matérielle programmable optimisée pour les systèmes de communications numériques
- auteur
- Mael Tourres, Bertrand Le Gal, Jérémie Crenne, Cyrille Chavet, P Coussy
- article
- Conférence francophone d'informatique en Parallélisme, Architecture et Système, Jul 2021, Lyon, France
- Accès au bibtex
-
Poster communications
- titre
- Architecture programmable pour les systèmes de communications numériques
- auteur
- Mael Tourres, Bertrand Le Gal, Jérémie Crenne, Cyrille Chavet, P Coussy
- article
- GDR SoC2, Jun 2021, Rennes, France
- Accès au bibtex
-
2020
Conference papers
- titre
- Toward Secured IoT Devices: a Shuffled 8-Bit AES Hardware Implementation
- auteur
- Ghita Harcha, Vianney Lapotre, Cyrille Chavet, Philippe Coussy
- article
- IEEE International Symposium on Circuits and Systems (ISCAS), Oct 2020, Seville, Spain. ⟨10.1109/ISCAS45731.2020.9180599⟩
- Accès au texte intégral et bibtex
-
- titre
- Energy Efficient Acceleration of Floating Point Applications onto CGRA
- auteur
- Satyajit Das, Rohit Prasad, Kevin Martin, Philippe Coussy
- article
- ICASSP, May 2020, Barcelona, Spain
- Accès au texte intégral et bibtex
-
- titre
- TRANSPIRE: An energy-efficient TRANSprecision floating-point Programmable archItectuRE
- auteur
- Rohit Prasad, Satyajit Das, Kevin Martin, Giuseppe Tagliavini, Philippe Coussy, Luca Benini, Davide Rossi
- article
- Design, Automation and Test in Europe Conference (DATE), Mar 2020, Grenoble, France
- Accès au texte intégral et bibtex
-
2019
Journal articles
- titre
- An Energy-Efficient Integrated Programmable Array Accelerator and Compilation flow for Near-Sensor Ultra-low Power Processing
- auteur
- Satyajit Das, Kevin Martin, Davide Rossi, Philippe Coussy, Luca Benini
- article
- IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2019, 38 (6), pp.1095-1108. ⟨10.1109/TCAD.2018.2834397⟩
- Accès au texte intégral et bibtex
-
- titre
- Clone-Based Encoded Neural Networks to Design Efficient Associative Memories
- auteur
- Hugues Wouafo, Cyrille Chavet, Philippe Coussy
- article
- IEEE Transactions on Neural Networks and Learning Systems, 2019, 30 (10), pp.1-14. ⟨10.1109/TNNLS.2018.2890658⟩
- Accès au texte intégral et bibtex
-
Conference papers
- titre
- Energy-Efficient Reconfigurable Accelerators for Ultra-low Power Processing
- auteur
- Philippe Coussy
- article
- International Symposium on Reconfigurable Communication-centric Systems-on-Chip (ReCoSoC), Jul 2019, Lille, France
- Accès au bibtex
-
- titre
- SOLVING MEMORY ACCESS CONFLICTS IN LTE-4G STANDARD
- auteur
- Cyrille Chavet, F Lozachmeur, T Barguil, A S Hussein, P Coussy
- article
- IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP), May 2019, Brighton, United Kingdom
- Accès au texte intégral et bibtex
-
- titre
- Context-memory Aware Mapping for Energy Efficient Acceleration with CGRAs
- auteur
- Satyajit Das, Kevin Martin, Philippe Coussy
- article
- Design, Automation and Test in Europe Conference (DATE), Mar 2019, Florence, Italy
- Accès au texte intégral et bibtex
-
- titre
- Transient Key-based Obfuscation for HLS in an Untrusted Cloud Environment
- auteur
- Hannah Badier, Jean-Christophe Le Lann, Philippe Coussy, Guy Gogniat
- article
- 2019 Design, Automation & Test in Europe Conference & Exhibition, DATE 2019, Mar 2019, Florence, Italy
- Accès au texte intégral et bibtex
-
- titre
- GAUT: an open-source HLS tool
- auteur
- Philippe Coussy
- article
- Free Silicon Conference (FSiC), Mar 2019, Paris, France
- Accès au bibtex
-
Other publications
- titre
- Prise en compte de la contrainte de mémoire de programme dans un flot de compilation pour CGRA
- auteur
- Satyajit Das, Kevin Martin, Philippe Coussy
- article
- 2019
- Accès au bibtex
-
2018
Conference papers
- titre
- A Heterogeneous Cluster with Reconfigurable Accelerator for Energy Efficient Near-Sensor Data Analytics
- auteur
- Satyajit Das, Kevin Martin, Philippe Coussy, Davide Rossi
- article
- International Symposium on Circuits and Systems (ISCAS), May 2018, Florence, Italy
- Accès au texte intégral et bibtex
-
2017
Journal articles
- titre
- A Unified Design Flow to Automatically Generate On-Chip Monitors during High-Level Synthesis of Hardware Accelerators
- auteur
- Mohamed Ben Hammouda, Philippe Coussy, Loïc Lagadec
- article
- IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2017, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 36 (3), pp.384-397. ⟨10.1109/TCAD.2016.2587278⟩
- Accès au bibtex
-
Conference papers
- titre
- Efficient Scalable Hardware Architecture for Highly Performant Encoded Neural Networks
- auteur
- Hugues Nono Wouafo, Cyrille Chavet, Robin Danilo, Philippe Coussy
- article
- IEEE International Workshop on Signal Processing Systems 2017, Oct 2017, Lorient, France
- Accès au bibtex
-
- titre
- A 142MOPS/mW Integrated Programmable Array accelerator for Smart Visual Processing
- auteur
- Satyajit Das, Davide Rossi, Kevin Martin, Philippe Coussy, Luca Benini
- article
- IEEE International Symposium on Circuits & Systems, May 2017, Baltimore, United States
- Accès au texte intégral et bibtex
-
- titre
- Efficient Mapping of CDFG onto Coarse-Grained Reconfigurable Array Architectures
- auteur
- Satyajit Das, Kevin Martin, Philippe Coussy, Davide Rossi, Luca Benini
- article
- ASP-DAC, Jan 2017, Tokyo, Japan
- Accès au texte intégral et bibtex
-
Poster communications
- titre
- Flot de projection d'applications sur architecture reconfigurable à gros grains
- auteur
- Philippe Coussy
- article
- journée du GT Optimisation des Systèmes Intégrés (OSI) du GdR RO, Jun 2017, Paris, France
- Accès au bibtex
-
2016
Conference papers
- titre
- Associative memory based on clustered neural networks: improved model and architecture for oriented edge detection
- auteur
- Robin Danilo, Hugues Nono Wouafo, Cyrille Chavet, Philippe Coussy
- article
- Conference on Design & Architectures for Signal & Image Processing, Oct 2016, Rennes, France
- Accès au bibtex
-
- titre
- A Dynamically Reconfigurable ECC Decoder Architecture for the next generation communication standards (5G, SDR and behond)
- auteur
- Cyrille Chavet, Philippe Coussy
- article
- WInnComm Europe, Oct 2016, Paris, France
- Accès au bibtex
-
- titre
- A Scalable Design Approach to Efficiently Map Applications on CGRAs
- auteur
- Satyajit Das, Kevin Martin, Philippe Coussy, Thomas Peyret, Gwenolé Corre, Mathieu Thevenin
- article
- IEEE Computer Society Annual Symposium on VLSI, Jul 2016, Pittsburgh, United States. pp.7560275, ⟨10.1109/ISVLSI.2016.54⟩
- Accès au texte intégral et bibtex
-
- titre
- Introduction d'aléas dans le processus de projection d'applications sur CGRA
- auteur
- Satyajit Das, Kevin Martin, Thomas Peyret, Philippe Coussy
- article
- Conférence d’informatique en Parallélisme, Architecture et Système (COMPAS 2016), Lab-STICC (UMR 6285), Jul 2016, Lorient, France
- Accès au texte intégral et bibtex
-
- titre
- Amélioration des performances des mémoires associatives par les réseaux à clones
- auteur
- Hugues Nono, Cyrille Chavet, Philippe Coussy
- article
- Colloque national du GdR SoC-SiP, Jun 2016, Nantes, France
- Accès au bibtex
-
- titre
- A Dynamically Reconfigurable ECC Decoder Architecture
- auteur
- Cyrille Chavet, Philippe Coussy, Sani Awais Hussein
- article
- Design Automation and Test in Europe (DATE 2016), Mar 2016, Dresden, Germany
- Accès au bibtex
-
2015
Journal articles
- titre
- Fully Binary Neural Network Model and Optimized Hardware Architectures for Associative Memories
- auteur
- Philippe Coussy, Cyrille Chavet, Hugues Nono Wouafo, Laura Conde-Canencia
- article
- ACM Journal on Emerging Technologies in Computing Systems, 2015, 11 (4), pp.1-23. ⟨10.1145/2629510⟩
- Accès au bibtex
-
- titre
- Large-Scale Spiking Neural Networks using Neuromorphic Hardware Compatible Models
- auteur
- Jeffrey Krichmar, Philippe Coussy, Nikil Dutt
- article
- ACM Journal on Emerging Technologies in Computing Systems, 2015, 11 (4), pp.1-18. ⟨10.1145/2629509⟩
- Accès au bibtex
-
Conference papers
- titre
- Design Space Exploration and High Level Synthesis
- auteur
- Philippe Coussy
- article
- International Workshop on HW/SW co-development, Nov 2015, Toulouse, France
- Accès au bibtex
-
- titre
- Modèle et Architecture de Réseaux de Neurones Récurrents à Clones
- auteur
- Hugues Nono Wouafo, Cyrille Chavet, Philippe Coussy
- article
- Colloque National du GRETSI, Lyon, France, september 2015, Sep 2015, Lyon, France
- Accès au bibtex
-
- titre
- Modèle et Architecture de Réseaux de Neurones Récurrents à Clones
- auteur
- Cyrille Chavet, Hugues Nono Wouafo, Philippe Coussy
- article
- Colloque National du GRETSI, Sep 2015, Lyon, France
- Accès au bibtex
-
- titre
- Réseaux de Clusters de Neurones Restreints
- auteur
- Robin Danilo, Philippe Coussy, Laura Conde Canencia
- article
- Colloque sur le Traitement du Signal et de l'Image (GRETSI), Sep 2015, Lyon, France
- Accès au bibtex
-
- titre
- Improving Storage of Patterns in Recurrent Neural Networks: Clone-Based Model and Architecture
- auteur
- Cyrille Chavet, Hugues Nono Wouafo, Philippe Coussy
- article
- IEEE International Symposium on Circuits and Systems (ISCAS) 2015, May 2015, Lisbonne, Portugal
- Accès au bibtex
-
- titre
- Improving Storage of Patterns in Recurrent Neural Networks: Clones Based Model and Architecture
- auteur
- Hugues Nono Wouafo, Cyrille Chavet, Philippe Coussy
- article
- IEEE Int'l Symposium on Circuits & Systems (ISCAS), May 2015, Lisbonne, Portugal
- Accès au bibtex
-
- titre
- Algorithm and Implementation of an Associative Memory for Oriented Edge Detection Using Improved Clustered Neural Networks
- auteur
- Robin Danilo, Hooman Jarollahi, Vincent Gripon, P Coussy, Laura Conde-Canencia, Warren J. Gross
- article
- 2015 International Symposium on Circuits and Systems (ISCAS 2015), May 2015, Lisbonne, Portugal. pp.2501 - 2504, ⟨10.1109/ISCAS.2015.7169193⟩
- Accès au texte intégral et bibtex
-
- titre
- Improving storage of patterns in recurrent neural networks: Clone-based model and architecture
- auteur
- Hugues Wouafo, Cyrille Chavet, Philippe Coussy
- article
- 2015 IEEE International Symposium on Circuits and Systems (ISCAS), May 2015, Lisbon, France. pp.577-580, ⟨10.1109/ISCAS.2015.7168699⟩
- Accès au bibtex
-
- titre
- Algorithm and implementation of an associative memory for oriented edge detection using improved clustered neural networks
- auteur
- Robin Danilo, Hooman Jarollahi, Vincent Gripon, Philippe Coussy, Laura Conde-Canencia, Warren Gross
- article
- 2015 IEEE International Symposium on Circuits and Systems (ISCAS), May 2015, Lisbon, France. pp.2501-2504, ⟨10.1109/ISCAS.2015.7169193⟩
- Accès au bibtex
-
- titre
- Restricted Clustered Neural Network for Storing Real Data
- auteur
- Robin Danilo, Philippe Coussy, Laura Conde-Canencia, Vincent Gripon, Warren Gross
- article
- the 25th edition, May 2015, Pittsburgh, France. pp.205-210, ⟨10.1145/2742060.2743767⟩
- Accès au bibtex
-
- titre
- Improving Storage of Patterns in Binary Cluster-Based Neural Networks: Clone-based Model and Architecture
- auteur
- Hugues Nono Wouafo, Cyrille Chavet, Philippe Coussy
- article
- Internationnal workshop on Neural Coding, co-located with DATE Conference 2015, Mar 2015, Grenoble, France
- Accès au bibtex
-
- titre
- In-place memory mapping approach for optimized parallel hardware interleaver architectures
- auteur
- Saeed Ur Reehman, Cyrille Chavet, Philippe Coussy
- article
- Design Automation and Test in Europe (DATE 2015), Mar 2015, Grenoble, France
- Accès au bibtex
-
- titre
- In-Place Memory Mapping Approach for Optimized Parallel Hardware Interleaver Architectures
- auteur
- Saeed Ur Reehman, Cyrille Chavet, Philippe Coussy, Awais Sani
- article
- Design, Automation and Test in Europe, Mar 2015, Grenoble, France. pp.896-899, ⟨10.7873/DATE.2015.1055⟩
- Accès au bibtex
-
Patents
- titre
- Procédé et dispositif d'architecture configurable à gros grains pour exécuter l'intégralité d'un code
- auteur
- Thomas Peyret, Thevenin Mathieu, Gwenole Corre, Kevin Martin, Philippe Coussy
- article
- France, N° de brevet: FR1460631. 2015
- Accès au bibtex
-
- titre
- Procédé et dispositif de tolérance aux fautes sur des composants électroniques
- auteur
- Thomas Peyret, Thevenin Mathieu, Gwenole Corre, Philippe Coussy, Kevin Martin
- article
- France, N° de brevet: FR1460633. 2015
- Accès au bibtex
-
Poster communications
- titre
- Algorithm and Implementation of an Associative Memory for Oriented Edge Detection Using Improved Clustered Neural Networks
- auteur
- Robin Danilo, Philippe Coussy, Laura Conde Canencia
- article
- Colloque national du GdR BioCOmp, Oct 2015, Saint Paul de Vence, France
- Accès au bibtex
-
- titre
- Réseaux de clusters de neurones restreints
- auteur
- Robin Danilo, Vincent Gripon, Philippe Coussy, Laura Conde Canencia
- article
- GRETSI 2015 : 25ème colloque du Groupement de Recherche en Traitement du Signal et des Images, Sep 2015, Lyon, France. pp.1 - 5
- Accès au bibtex
-
- titre
- Algorithm and Implementation of an Associative Memory for Oriented Edge Detection Using Improved Clustered Neural Networks
- auteur
- Robin Danilo, Hooman Jarollahi, Philippe Coussy, Vincent Gripon, Laura Conde Canencia
- article
- International Workshop on Neuromorphic and Brain-Based Computing Systems (Neucomp), Mar 2015, Grenoble, France
- Accès au bibtex
-
2014
Journal articles
- titre
- Fully-Binary Neural Network Model and Optimized Hardware Architectures for Associative Memories
- auteur
- Philippe Coussy, Cyrille Chavet, Laura Conde Canencia, Hugues Nono Wouafo
- article
- ACM Journal on Emerging Technologies in Computing Systems, 2014, pp.xx-yy
- Accès au bibtex
-
Conference papers
- titre
- A modeling and code generation framework for critical embedded systems design: From Simulink down to VHDL and Ada/C code
- auteur
- Mickael Lanoe, Bordin Matteo, Dominique Heller, Cyrille Chavet, Philippe Coussy
- article
- 21st IEEE International Conference on Electronics Circuits and Systems, Dec 2014, Marseille, France
- Accès au bibtex
-
- titre
- Modélisation de la vision inspirée du vivant
- auteur
- Philippe Coussy, Cyrille Chavet
- article
- Journée prospective: Innover par la voie du biomimétisme, Oct 2014, Rennes, France
- Accès au bibtex
-
- titre
- Modélisation de la vision inspirée du vivant
- auteur
- Cyrille Chavet, Philippe Coussy
- article
- Journée prospective: Innover par la voie du biomimétisme, Oct 2014, Rennes, France
- Accès au bibtex
-
- titre
- A HLS-based toolflow to design next-generation heterogeneous many-core platforms with shared memory
- auteur
- Paolo Burgio, Andrea Marongiu, Philippe Coussy, Luca Benini
- article
- IEEE International Conference on Embedded and Ubiquitous Computing, Aug 2014, Italy
- Accès au bibtex
-
- titre
- Efficient Application Mapping on CGRAs based on Backward Simultaneous Scheduling/Binding and Dynamic Graph Transformations
- auteur
- Thomas Peyret, Gwenolé Corre, Mathieu Thevenin, Kevin Martin, Philippe Coussy
- article
- IEEE International Conference on Application-specific Systems, Architectures and Processors (ASAP), Jun 2014, Zurich, Switzerland. pp.6868652, ⟨10.1109/ASAP.2014.6868652⟩
- Accès au texte intégral et bibtex
-
- titre
- Designing optimized parallel interleaver architecture through network customization
- auteur
- Cyrille Chavet, Philippe Coussy, Saeed Ur Reehman
- article
- Colloque national du GdR SoC-SiP, Jun 2014, France
- Accès au bibtex
-
- titre
- Design Approach to Automatically Synthesize ANSI-C Assertions during High-Level Synthesis of Hardware Accelerators
- auteur
- Mohamed Ben Hammouda, Philippe Coussy, Loïc Lagadec
- article
- ICSAS 2014 - International symposium on circuits and systems, Jun 2014, Melbourne, Australia
- Accès au bibtex
-
- titre
- A Design Approach to Automatically Generate On-Chip Monitors during High-Level Synthesis of Hardware Accelerator
- auteur
- Mohamed Ben Hammouda, Philippe Coussy, Loic Lagadec
- article
- GLSVLSI 2014, May 2014, Houston, United States
- Accès au bibtex
-
- titre
- A Design Approach to Automatically Synthesize ANSI-C Assertions during High-Level Synthesis of Hardware Accelerators
- auteur
- Mohamed Ben Hammouda, Philippe Coussy, Loic Lagadec
- article
- ISCAS 2014 - IEEE International Symposium on Circuits and Systems, May 2014, Melbourne, Australia. pp.XX
- Accès au bibtex
-
- titre
- A Memory Mapping Approach based on Network Customization to Design Conflict-Free Parallel Hardware Architectures
- auteur
- Cyrille Chavet, Philippe Coussy, Saeed Ur Reehman
- article
- ACM Great Lakes Symposium on VLSI (GLSVLSI), May 2014, France. pp.xx-yy
- Accès au bibtex
-
- titre
- An automated design approach to map applications on CGRAs
- auteur
- Thomas Peyret, Gwenolé Corre, Mathieu Thevenin, Kevin Martin, Philippe Coussy
- article
- GLSVLSI Great Lakes Symposium on VLSI, May 2014, Houston, Texas, United States. pp.229-230, ⟨10.1145/2591513.2591552⟩
- Accès au texte intégral et bibtex
-
- titre
- Embedding Polynomial Time Memory Mapping and Routing Algorithms on-chip to Design Configurable Decoder Architecture
- auteur
- Saeed Ur Reehman, Awais Hussein Sani, Philippe Coussy, Cyrille Chavet
- article
- IEEE International Conference on Acoustics, Speech and Signal Processing, May 2014, Italy. pp.xx-yy
- Accès au bibtex
-
- titre
- Une approche de conception pour générer automatiquement des moniteurs sur puce pendant la synthèse de haut niveau d'accélérateurs matériels
- auteur
- Mohamed Ben Hammouda, Philippe Coussy, Loïc Lagadec
- article
- COMPAS 2014 - Conférence en Parallélisme, Architecture et Système, Apr 2014, Neuchâtel, Suisse
- Accès au bibtex
-
- titre
- Ordonnancement, assignation et transformations dynamiques de graphe simultanés pour projeter efficacement des applications sur CGRAs
- auteur
- Thomas Peyret, Gwenolé Corre, Mathieu Thevenin, Kevin Martin, Philippe Coussy
- article
- ComPAS 2014 : conférence en parallélisme, architecture et systèmes, Apr 2014, Neuchatel, Suisse
- Accès au texte intégral et bibtex
-
- titre
- From Software Code to Hardware: Directions in High-Level Synthesis
- auteur
- Philippe Coussy
- article
- International Workshop on "Electronic System-Level Design towards Heterogeneous Computing", IEEE Design Automation and Test in Europe DATE, March 2014, Mar 2014, Germany
- Accès au bibtex
-
- titre
- A tightly-coupled Hardware Controller to improve scalability and programmability of shared-memory heterogeneous clusters
- auteur
- Paolo Burgio, Robin Danilo, Andrea Marongiu, Philippe Coussy, Luca Benini
- article
- IEEE International Conference on Design, Automation and Test in Europe (DATE), Mar 2014, Germany. pp.XX, YY
- Accès au bibtex
-
- titre
- VLSI Architectures and NoCs for Neural Coding
- auteur
- Jean-Philippe Diguet, Philippe Coussy, Cyrille Chavet
- article
- 1st International Symposium on Brainware LSI, Mar 2014, Japan
- Accès au bibtex
-
Book sections
- titre
- Hardware design of parallel interleaver architecture: a survey
- auteur
- Cyrille Chavet, Philippe Coussy
- article
- Advanced Hardware Design for Error Correcting Codes, Springer, pp.xx-yy, 2014
- Accès au bibtex
-
Books
- titre
- Advanced Hardware Design for Error Correcting Codes
- auteur
- Cyrille Chavet, Philippe Coussy
- article
- Springer, pp.200, 2014
- Accès au bibtex
-
Patents
- titre
- Architecture de réseau de neurone, procédé d'obtention et programmes correspondants
- auteur
- Cyrille Chavet, Philippe Coussy, Nicolas Charpentier
- article
- France, N° de brevet: 1261155. 2014
- Accès au bibtex
-
- titre
- Système de traitement de données avec cache actif
- auteur
- Cyrille Chavet, Philippe Coussy, Jean-Philippe Diguet, John Shield
- article
- N° de brevet: 1256715. 2014
- Accès au bibtex
-
Proceedings
- titre
- A modeling and code generation framework for critical embedded systems design: From Simulink down to VHDL and Ada/C code
- auteur
- Bordin Matteo, Mickael Lanoe, Dominique Heller, Cyrille Chavet, Philippe Coussy
- article
- 21st IEEE International Conference on Electronics Circuits & Systems, Dec 2014, Marseille, France. 2014
- Accès au bibtex
-
2013
Journal articles
- titre
- Introduction de la prédiction de branchement dans la synthèse de haut niveau
- auteur
- Vianney Lapotre, Philippe Coussy, Cyrille Chavet
- article
- Revue des Sciences et Technologies de l'Information - Série TSI : Technique et Science Informatiques, 2013, n° 2/2013, 281-301, pp.XX-YY
- Accès au bibtex
-
- titre
- A First Step Toward On-Chip Memory Mapping for Parallel Turbo and LDPC Decoders: A Polynomial Time Mapping Algorithm
- auteur
- Awais Hussein Sani, Saeed Ur Reehman, Cyrille Chavet, Philippe Coussy
- article
- IEEE Transactions on Signal Processing, 2013, pp.xx-yy
- Accès au bibtex
-
Conference papers
- titre
- A CONFLICT-FREE MEMORY MAPPING APPROACH TO DESIGN PARALLEL HARDWARE INTERLEAVER ARCHITECTURES WITH OPTIMIZED NETWORK AND CONTROLLER
- auteur
- Aroua Briki, Cyrille Chavet, Philippe Coussy
- article
- IEEE Workshop on Signal Processing Systems (SiPS), Oct 2013, Taipei, Taiwan. pp.xx-yy
- Accès au bibtex
-
- titre
- Architecture and Programming Model Support for Efficient Heterogeneous Computing on Tightly-Coupled Shared-Memory Clusters
- auteur
- Paolo Burgio, Andrea Marongiu, Robin Danilo, Philippe Coussy, Luca Benini
- article
- IEEE International Conference on Design and Architectures for Signal and Image Processing (DASIP), Oct 2013, Turkey. pp.XX, YY
- Accès au bibtex
-
- titre
- Placement de données en mémoire sans conflit pour l'optimisation du réseau d'interconnexion et du contrôleur des entrelaceurs parallèles
- auteur
- Aroua Briki, Cyrille Chavet, Philippe Coussy, Eric Martin
- article
- Colloque GRETSI, Sep 2013, France. pp.xx-yy
- Accès au bibtex
-
- titre
- Dynamic Branch Prediction For High-Level Synthesis
- auteur
- Vianney Lapotre, Philippe Coussy, Cyrille Chavet, Hugues Nono Wouafo, Robin Danilo
- article
- International Conference on Field Programmable Logic and Applications, Sep 2013, Portugal. pp.XX-YY
- Accès au bibtex
-
- titre
- ON-CHIP IMPLEMENTATION OF MEMORY MAPPING ALGORITHM TO SUPPORT FLEXIBLE DECODER ARCHITECTURE
- auteur
- Sani Awais Hussein, Saeed Ur Reehman, Cyrille Chavet, Philippe Coussy
- article
- 38th International Conference on Acoustics, Speech, and Signal Processing (ICASSP), May 2013, France. pp.XX-YY
- Accès au bibtex
-
- titre
- A Memory Mapping Approach for Network and Controller Optimization in Parallel Interleaver Architectures
- auteur
- Aroua Briki, Cyrille Chavet, Philippe Coussy
- article
- 23rd edition of Great Lake symposium on VLSI, May 2013, Paris, France. pp.XX-YY
- Accès au bibtex
-
Patents
- titre
- Dispositif auto-configurable d'entrelacement/désentrelacement de trames de données
- auteur
- Cyrille Chavet, Philippe Coussy
- article
- N° de brevet: 1251688. 2013
- Accès au bibtex
-
2012
Conference papers
- titre
- Dedicated approach to explore design space for hardware architecture of turbo decoders
- auteur
- Oscar Sanchez, Sani Awais Hussein, Saeed Ur Reehman, Cyrille Chavet, Philippe Coussy, Michel Jezequel, Christophe Jego
- article
- IEEE Workshop on Signal Processing Systems, Oct 2012, Canada. pp.XX-YY
- Accès au bibtex
-
- titre
- OpenMP-based Synergistic Parallelization and HW Acceleration for On-Chip Shared-Memory Clusters
- auteur
- Paolo Burgio, Marongiu Andrea, Luca Benini, Cyrille Chavet, Philippe Coussy, Dominique Heller
- article
- 15th Euromicro Conference on Digital System Design: Architectures, Methods & Tools, Sep 2012, Turkey. pp.XX-YY
- Accès au bibtex
-
- titre
- A Design Approach to generate optimized parallel hard- ware interleaver architecture
- auteur
- Aroua Briki, Cyrille Chavet, Philippe Coussy, Eric Martin
- article
- Colloque nationnale du GdR CoC-SiP, Jun 2012, France
- Accès au bibtex
-
- titre
- Automated Synergistic Parallelization and HW Accele- ration for On-Chip Shared-Memory Clusters
- auteur
- Paolo Burgio, Marongiu Andrea, Luca Benini, Cyrille Chavet, Philippe Coussy, Dominique Heller
- article
- Colloque nationnale du GdR Soc-SiP, Jun 2012, France
- Accès au bibtex
-
- titre
- A Design Approach Dedicated to Network-Based and Conflict-Free Parallel Interleavers
- auteur
- Aroua Briki, Cyrille Chavet, Philippe Coussy, Eric Martin
- article
- GLS-VLSI conference, May 2012, United States. pp.XX-YY
- Accès au bibtex
-
2011
Conference papers
- titre
- High-Level Synthesis: On the Path to ESL Design
- auteur
- Philippe Coussy, Cyrille Chavet, Dominique Heller
- article
- International Conference on ASIC (ASICON 2011), Oct 2011, Xiamen, China
- Accès au bibtex
-
- titre
- Synthèse d'Architecture Multi-horloges pour la Conception Faible Consommation sur FPGA
- auteur
- Ghizlane Lebreton, Philippe Coussy, Martin Eric
- article
- Colloque sur le Traitement du Signal et de l'Image (GRETSI), Sep 2011, France. pp.ID424
- Accès au bibtex
-
- titre
- Designing Parallel Interleaver architecture through Tripartite Edge Coloring Approach
- auteur
- Sani Awais Hussein, Cyrille Chavet, Philippe Coussy, Eric Martin
- article
- GDR SoC-SiP, Jun 2011, lyon, France
- Accès au bibtex
-
- titre
- A Design Approach Dedicated to Pattern-Based and Conflict-Free Parallel Memory System
- auteur
- Aroua Briki, Cyrille Chavet, Philippe Coussy, Eric Martin
- article
- GDR SoC-SiP, Jun 2011, Lyon, France
- Accès au bibtex
-
- titre
- A Methodology based on Transportation Problem Modeling for Designing Parallel Interleaver Architectures
- auteur
- Sani Awais Hussein, Philippe Coussy, Cyrille Chavet, Eric Martin
- article
- 36th IEEE International Conference on Acoustics, Speech and Signal Processing, May 2011, Prague, Czech Republic. pp.XX-YY
- Accès au bibtex
-
- titre
- An Approach Based on Edge Coloring of Tripartite Graph for Designing Parallel LDPC Interleaver Architecture
- auteur
- Sani Awais Hussein, Philippe Coussy, Cyrille Chavet, Eric Martin
- article
- IEEE International Symposium on Circuits and Systems (ISCAS) 2011, May 2011, Rio de Janeiro, Brazil. pp.XX-YY
- Accès au texte intégral et bibtex
-
- titre
- Prédiction de Branchement dans la Synthèse de Haut Niveau
- auteur
- Vianney Lapotre, Philippe Coussy, Cyrille Chavet
- article
- SYMPosium en Architectures, Saint Malo, Mai 2011, May 2011, St Malo, France. pp.XX-YY
- Accès au bibtex
-
Habilitation à diriger des recherches
- titre
- Synthèse d'architectures pour les applications de traitement du signal et de l'image
- auteur
- Philippe Coussy
- article
- Electronique. Université de Bretagne Sud, 2011
- Accès au texte intégral et bibtex
-
2010
Journal articles
- titre
- High-Level Synthesis for Designing Multimode Architectures
- auteur
- Caaliph Andriamisaina, Philippe Coussy, Emmanuel Casseau, Cyrille Chavet
- article
- IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2010, 29 (11), pp.1736
- Accès au bibtex
-
Conference papers
- titre
- IEEE International Conference on Electronics, Circuits, and Systems, Athens, Greece (ICECS)
- auteur
- Ghizlane Lebreton, Philippe Coussy, Dominique Heller, Eric Martin
- article
- IEEE International Conference on Electronics, Circuits, and Systems, Athens, Greece (ICECS) 2010, Athens : Grèce (2010), Dec 2010, Greece. pp.531-534
- Accès au bibtex
-
- titre
- Design of Parallel LDPC Interleaver Architecture: A Bipartite Edge Coloring Approach
- auteur
- Awais Hussein Sani, Philippe Coussy, Cyrille Chavet, Eric Martin
- article
- IEEE International Conference on Electronics, Circuits, and Systems, Athens, Greece (ICECS) 2010, Dec 2010, Athens, Greece. pp.XX-YY
- Accès au texte intégral et bibtex
-
- titre
- An Introduction to the SystemC Synthesis Subset Standard
- auteur
- Philippe Coussy, Andres Takach, Michael Mcnamara, Michael Meredith
- article
- IEEE/ACM/IFIP International Conference on Hardware/Software Codesign and System Synthesis (CODES+ISSS), 2010, Oct 2010, United States
- Accès au bibtex
-
- titre
- A Design Flow for Critical Embedded Systems
- auteur
- Vincent Lefftz, Jean Bertrand, Hugues Cassé, Christophe Clienti, Philippe Coussy, Laurent Maillet-Contoz, Philippe Mercier, Pierre Moreau, Laurence Pierre, Emmanuel Vaumorin
- article
- 5th IEEE Symposium on Industrial Embedded Systems (SIES 2010), Jul 2010, Trento, Italy. pp.229 - 233, ⟨10.1109/SIES.2010.5551393⟩
- Accès au bibtex
-
- titre
- A Bipartite Edge Coloring Approach for designing Parallel Interleaver architecture
- auteur
- Sani Awais Hussein, Philippe Coussy, Cyrille Chavet, Eric Martin
- article
- Colloque nationnale du GDR SoC-SiP, Jun 2010, France
- Accès au bibtex
-
- titre
- A memory Mapping Approach for Parallel Interleaver design with multiples read and write accesses
- auteur
- Cyrille Chavet, Philippe Coussy
- article
- IEEE International Symposium on Circuits and Systems (ISCAS), May 2010, Paris, France. page 3168-3171, ⟨10.1109/ISCAS.2010.5537955⟩
- Accès au texte intégral et bibtex
-
- titre
- Static Address Generation Easing: a Design Methodology for Parallel Interleaver Architectures
- auteur
- Cyrille Chavet, Philippe Coussy, Eric Martin, Pascal Urard
- article
- 35th International Conference on Acoustics, Speech, and Signal Processing (ICASSP) 2010, Mar 2010, Dallas, United States. Pages: 1594-1597, Paper ID : 2559, ⟨10.1109/ICASSP.2010.5495535⟩
- Accès au texte intégral et bibtex
-
Book sections
- titre
- Advanced Metaheuristics for High-Level Synthesis
- auteur
- Kods Trabelsi, Marc Sevaux, Philippe Coussy, André Rossi, Kenneth Sörensen
- article
- Metaheuristics, Springer, pp.xxx-xxx, 2010
- Accès au bibtex
-
2009
Journal articles
- titre
- Exploration and Rapid Prototyping of DSP Applications using SystemC Behavioral Simulation and High-Level Synthesis
- auteur
- F. Thabet, Philippe Coussy, Dominique Heller, E. Martin
- article
- Journal of Signal Processing Systems, 2009, 56 (2), pp.167-186. ⟨10.1007/s11265-008-0235-1⟩
- Accès au bibtex
-
- titre
- An Introduction to High-Level Synthesis
- auteur
- Philippe Coussy, Daniel D. Gajski, Andres Takach, Michael Meredith
- article
- IEEE Design & Test, 2009, 26 (4), pp.8-17
- Accès au bibtex
-
- titre
- Raising the Abstraction Level of Hardware Design
- auteur
- Philippe Coussy, Andres Takach
- article
- IEEE Design & Test, 2009, 26 (4), pp.4-6
- Accès au bibtex
-
Conference papers
- titre
- Hierarchical and Multiple-Clock Domain High-Level Synthesis for Low-Power Design on FPGA
- auteur
- Ghizlane Lebreton, Philippe Coussy, Dominique Heller, Eric Martin
- article
- International Conference on Field Programmable Logic and Applications, Aug 2009, Italy. pp.464-468
- Accès au bibtex
-
- titre
- VNS for high-level synthesis
- auteur
- Philippe Coussy, André Rossi, Marc Sevaux, Kenneth Sörensen, Kods Trabelsi
- article
- Proceedings of 8th Metaheuristics International Conference, MIC 2009, Jul 2009, Hamburg, Germany. pp.173:1-173:10
- Accès au bibtex
-
- titre
- VNS for High Level Synthesis
- auteur
- Kods Trabelsi, Philippe Coussy, André Rossi, Marc Sevaux
- article
- Colloque national du GDR SOC-SIP, May 2009, Paris, France
- Accès au bibtex
-
Books
- titre
- IEEE Design and Test of Computer, Special Issue on High-Level Synthesis
- auteur
- Philippe Coussy, Andres Takach
- article
- IEEE, pp.104, 2009
- Accès au bibtex
-
Patents
- titre
- Apparatus for data interleaving algorithm
- auteur
- Cyrille Chavet, Philippe Coussy, Eric Martin, Pascal Urard
- article
- France, Patent n° : 0754793. 2009, pp.10
- Accès au bibtex
-
2008
Journal articles
- titre
- Multiple Word-Length High-Level Synthesis
- auteur
- Philippe Coussy, Ghizlane Lebreton, Dominique Heller
- article
- EURASIP Journal on Embedded Systems, 2008, pp.xx-yy. ⟨10.1155/2008/916867⟩
- Accès au bibtex
-
Conference papers
- titre
- Design Methodology for Efficient Space Time AdapteR
- auteur
- Cyrille Chavet, Philippe Coussy, Pascal Urard, Eric Martin
- article
- PhD forum, in Design, Automation and Test in Europe (DATE), Mar 2008, Munich, Germany
- Accès au bibtex
-
- titre
- Design space exploration tool for Space-Time AdapteRs
- auteur
- Cyrille Chavet, Philippe Coussy, Pascal Urard, Eric Martin
- article
- Workshop The new wave of High Level Synthesis, in Design, Automation and Test in Europe (DATE), Mar 2008, Munich, Germany
- Accès au bibtex
-
- titre
- Ordonnancement et Assignation en Synthèse de Haut Niveau
- auteur
- Kods Trabelsi, Philippe Coussy, André Rossi, Marc Sevaux
- article
- ROADeF, 9me congrès de la Société Française de Recherche Opérationnelle et d'Aide à la Décision, Feb 2008, Clermont-Ferrand, France
- Accès au bibtex
-
Book sections
- titre
- GAUT: A High-Level Synthesis Tool for DSP Applications
- auteur
- Eric Senn, Philippe Coussy, Cyrille Chavet, Pierre Bomel, Dominique Heller
- article
- High-Level Synthesis : From Algorithm to Digital Circuit, Springer, 2008
- Accès au bibtex
-
- titre
- ∂ GAUT: A High-Level Synthesis Tool for DSP applications
- auteur
- Philippe Coussy, Cyrille Chavet, Pierre Bomel, Dominique Heller, Eric Senn, E. Martin
- article
- Philippe Coussy & Adam Morawiec. High-Level Synthesis: From Algorithm to Digital Circuits, Springer, pp.147-170, 2008
- Accès au bibtex
-
Books
- titre
- High-Level Synthesis: From Algorithm to Digital Circuits
- auteur
- Philippe Coussy, Adam Morawiec
- article
- Springer, pp.297, 2008
- Accès au bibtex
-
2007
Journal articles
- titre
- Constrained algorithmic IP design for system-on-chip
- auteur
- Philippe Coussy, E. Casseau, Pierre Bomel, Adel Baganne, E. Martin
- article
- Integration, the VLSI Journal, 2007, 40 (2), pp.XX-XX
- Accès au bibtex
-
Conference papers
- titre
- A Design Flow Dedicated to Multi-mode Architectures for DSP Applications
- auteur
- Cyrille Chavet, C. Andriamisaina, Philippe Coussy, E. Casseau, E. Juin, P. Urard, E. Martin
- article
- International Conference on Computer Aided Design, Nov 2007, United States. pp.604 - 611
- Accès au bibtex
-
- titre
- Méthodologie de modélisation et d'implémentation d'adaptateurs spatio-temporels
- auteur
- Cyrille Chavet, Philippe Coussy, Eric Martin, Pascal Urard
- article
- Colloque national du GRETSI, Groupe de Recherche et d'Etudes du Traitement du Signal, Sep 2007, Troyes, France
- Accès au bibtex
-
- titre
- Methodologie de modélisation et d'implémentation d'adaptateurs spatio-temporels
- auteur
- Cyrille Chavet, Philippe Coussy, Eric Martin, Pascal Urard
- article
- GRETSI - Groupe de Recherche et d'Etudes du Traitement du Signal et des Images, Sep 2007, Troyes, France. pp.XX-YY
- Accès au bibtex
-
- titre
- Application of a design space exploration tool to enhance interleaver generation
- auteur
- Cyrille Chavet, Philippe Coussy, Pascal Urard, Eric Martin
- article
- European Signal Processing Conference (EUSIPCO-2007), Sep 2007, Poznan, Poland. pp.XX-YY
- Accès au texte intégral et bibtex
-
- titre
- Behavioral Description Model BDM for Design Space Exploration: a Case Study of His Algorithm for MC-CDMA System
- auteur
- F. Thabet, Philippe Coussy, Dominique Heller, E. Martin
- article
- European Signal Processing Conference (EUSIPCO), Sep 2007, France. pp.XX-XX
- Accès au bibtex
-
- titre
- Methodologie de synthèse d'adaptateurs spatio-temporels
- auteur
- Cyrille Chavet, Philippe Coussy, Eric Martin, Pascal Urard
- article
- Colloque national du GDR SoC-SiP, Jun 2007, Paris, France
- Accès au bibtex
-
- titre
- A Methodology for Efficient Space-Time Adapter Design Space Exploration: A Case Study of an Ultra Wide Band Interleaver
- auteur
- Cyrille Chavet, Philippe Coussy, Pascal Urard, Eric Martin
- article
- The IEEE International Symposium on Circuits and Systems (ISCAS), May 2007, New Orleans, United States. pp.2946-2949, ⟨10.1109/ISCAS.2007.377867⟩
- Accès au texte intégral et bibtex
-
- titre
- Impact du type d'architecture sur la consommation d'une application
- auteur
- Johann Laurent, Philippe Coussy
- article
- FTFC, May 2007, Paris, France. pp.137-142
- Accès au bibtex
-
- titre
- A Design Methodology for Space-Time Adapter
- auteur
- Cyrille Chavet, Philippe Coussy, Pascal Urard, Eric Martin
- article
- ACM Great Lakes Symposium on VLSI 2007, Mar 2007, Stresa, Italy. pp.347
- Accès au texte intégral et bibtex
-
- titre
- Synthesis of Multimode digital signal processing systems
- auteur
- Caaliph Andriamisaina, Emmanuel Casseau, Philippe Coussy
- article
- NASA/ESA Conference on Adaptive Hardware and Systems, 2007, Edinburgh, United Kingdom. pp.7
- Accès au texte intégral et bibtex
-
2006
Journal articles
- titre
- A Formal Method for Hardware IP Design and Integration under I/O and Timing Constraints
- auteur
- Philippe Coussy, Emmanuel Casseau, Pierre Bomel, Adel Baganne, Eric Martin
- article
- ACM Transactions on Embedded Computing Systems (TECS), 2006, vol 5, No. 1, pp.29-53. ⟨10.1145/1132357.1132359⟩
- Accès au bibtex
-
Conference papers
- titre
- Design Space Exploration of DSP Applications Based on Behavioral Description Models
- auteur
- F. Thabet, Philippe Coussy, Dominique Heller, E. Martin
- article
- IEEE Workshop on Signal Processing Systems Design and Implementation SIPS, 2006, France. pp.0
- Accès au bibtex
-
2005
Conference papers
- titre
- Méthodologie de modélisation et d'implémentation d'adaptateurs spatio-temporels
- auteur
- Cyrille Chavet, Philippe Coussy, Pascal Urard, Eric Martin
- article
- Manisfestation des jeunes chercheurs en STIC, Nov 2005, Rennes, France. pp.151
- Accès au texte intégral et bibtex
-
- titre
- Méthodologie de modélisation et d'implémentation d'adaptateurs spatio-temporels
- auteur
- Cyrille Chavet, Philippe Coussy, Pascal Urard, Eric Martin
- article
- MajecSTIC 2005 : Manifestation des Jeunes Chercheurs francophones dans les domaines des STIC, IRISA – IETR – LTSI, Nov 2005, Rennes, pp.151-158
- Accès au texte intégral et bibtex
-
- titre
- High-level synthesis under I/O Timing and Memory constraints
- auteur
- Philippe Coussy, Gwenolé Corre, Pierre Bomel, Eric Senn, Eric Martin
- article
- 2005, pp.680-683
- Accès au texte intégral et bibtex
-
- titre
- Approche Automatique pour le Raffinement des Communications
- auteur
- F. Thabet, Philippe Coussy, E. Martin
- article
- 2005, pp.XX-XX
- Accès au bibtex
-
- titre
- Synthèse Comportementale Sous Contraintes de Communication et de Placement Mémoire pour les composants du TDSI
- auteur
- Gwenolé Corre, Philippe Coussy, Pierre Bomel, Eric Senn, Eric Martin
- article
- GRETSI'05 (Colloque sur le Traitement du Signal et de l'Image), 2005, LOUVAIN LA NEUVE, Belgique. pp.779-782
- Accès au texte intégral et bibtex
-
- titre
- A More Efficient and Flexible DSP Design Flow from MATLAB-SIMULINK
- auteur
- Philippe Coussy, Gwenolé Corre, Pierre Bomel, Eric Senn, Eric Martin
- article
- 2005, Vol. V p. 61-64
- Accès au texte intégral et bibtex
-
- titre
- SystemC'mantic : A high level Modeling and Co-design Framework For Reconfigurable Real Time Systems
- auteur
- L. Kriaa, S. Adriano, E. Vaumorin, R. Nouacer, F. Blanc, S. Pajaniardja, Philippe Coussy, E. Martin, Dominique Heller, F. Tabet, A.M. Fouilliart
- article
- 2005, pp.341-352
- Accès au bibtex
-
2004
Conference papers
- titre
- A Methodoly for IP integration in DSP Soc: a case study of a MAP algorithm for turbo decoder
- auteur
- Philippe Coussy, D. Gnaëdig, A. Nafkha, Adel Baganne, E. Boutillon, E. Martin
- article
- 2004, pp. 45-49
- Accès au bibtex
-
- titre
- A Formal Method for Hardware IP Design and Integration under I/O and Timing Constraints
- auteur
- Philippe Coussy, E. Martin
- article
- PhD Forum of the IEEE International Conference on Design Automation and Test in Europe (DATE), 2004, Paris, France
- Accès au bibtex
-
- titre
- A Methodoly for Timing and Structural Communication Refinement in DSP Systems
- auteur
- F. Thabet, J.-B. Legoff, Philippe Coussy, E. Martin
- article
- 2004, pp.XX-XX
- Accès au bibtex
-
- titre
- IP integration methodology for SoC design
- auteur
- F. Abbes, E. Casseau, M. Abid, Philippe Coussy, J.B. Legoff
- article
- 2004, pp.XX-XX
- Accès au bibtex
-
2003
Conference papers
- titre
- Intégration Optimisée de Composants Virtuels orientés TDSI par la Synthèse d'Architecture
- auteur
- Philippe Coussy, Adel Baganne, E. Martin, E. Casseau
- article
- 2003, pp.353-358
- Accès au bibtex
-
- titre
- Communication and Timing Constraints Analysis for IP Design and Integration
- auteur
- Philippe Coussy, Adel Baganne, E. Martin
- article
- 2003, pp.38-43
- Accès au bibtex
-
Theses
- titre
- Synthesis of Communicaton Interface for IP cores
- auteur
- Philippe Coussy
- article
- Micro et nanotechnologies/Microélectronique. Université de Bretagne Sud, 2003. Français. ⟨NNT : ⟩
- Accès au texte intégral et bibtex
-
2002
Conference papers
- titre
- Réutilisation de Composant Virtuel dans les Systèmes de Télécommunication: Une Etude de Cas MPEG-2 / JPEG2000
- auteur
- Philippe Coussy, Adel Baganne, Eric Martin
- article
- 2002, pp.XX-XX
- Accès au bibtex
-
- titre
- A Design Methodology for IP Integration
- auteur
- Philippe Coussy, Adel Baganne, E. Martin
- article
- 2002, pp.711-714
- Accès au bibtex
-
- titre
- Analyse Fonctionnelle des Moyens de communication Proposés dans les Systèmes sur Silicium
- auteur
- Adel Baganne, Philippe Coussy, E. Martin
- article
- 2002, pp.XX-XX
- Accès au bibtex
-
- titre
- Virtual Component IP Re-use in Telecommunication Systems Design: A Case Study of MPEG-2 / JPEG2000 Encoder
- auteur
- Philippe Coussy, Adel Baganne, E. Martin
- article
- 2002, pp.733-736
- Accès au bibtex
-
- titre
- A Design Methodology for Integrating IP into SOC Systems
- auteur
- Philippe Coussy, Adel Baganne, E. Martin
- article
- 2002, pp.307-310
- Accès au bibtex
-
- titre
- IP Cores Integration in DSP System-On-Chip Designs
- auteur
- Philippe Coussy, Adel Baganne, E. Martin
- article
- 2002, pp.583-586
- Accès au bibtex
-
- titre
- Platform-Based Design For Digital Signal Processing Systems: A Case Study of MPEG-2 / JPEG2000 Encoder
- auteur
- Philippe Coussy, Adel Baganne, E. Martin
- article
- 2002, pp.1361-1366
- Accès au bibtex
-
2001
Conference papers
- titre
- A Methodology for Behavioral Virtual Component Specification Targeting SoC Design with High-Level Synthesis Tools
- auteur
- G. Savaton, Philippe Coussy, E. Casseau, E. Martin
- article
- 2001, pp.XX-XX
- Accès au bibtex
-
- titre
- Design and synthesis of behavioral level virtual components
- auteur
- Sébastien Pillement, Olivier Sentieys, Daniel Chillet, Emmanuel Casseau, Philippe Coussy, Guillaume Savaton, S. Roux
- article
- 2001, pp.23-28
- Accès au bibtex
-